Altera增强QuartusII的设计编译功能

随着FPGA在通信、消费等市场的广泛应用,其设计工具的作用越来越受到重视。在Altera最新推出的Quartus II 5.0工具中增加了软件编译增强技术,在进行高密度FPGA设计迭代时,可缩短近70%的设计编译时间。

该公司亚太区产品市场经理林庆指出,客户在设计大型FPGA时,设计迭代时间、引脚规划和IP集成成为影响设计效率的主要因素。Quartus II 5.0增加了编译增强功能、引脚规划器和SOPC builder等功能,提高了高密度FPGA的设计效率。

编译增强技术使得设计人员在综合和布局布线时,能够将设计分成物理和逻辑部分；其特性支持基于模块的设计,设计人员能够保持专用模块性能不变,而只对其它模块进行优化。这样,在设计出现改动时,只需要对改动部分进行编译,而无需像过去一样全部进行重新编译,显著提高了时序逼近效率。这也使得FPGA设计越来越接近ASIC的设计方法。

例如,在应用Stratix II的设计过程中,从源文件开始后,就进入分区指定,再到综合,形成每个分区的综合后网表；然后分区合并,进入整个设计的单一综合后网表,再进行布局布线,然后生成回馈信息的网表到分区合并阶段,如有修改,即可实现,最后通过验证完成完整的FPGA器件的应用设计。

相对于Quartus II4.2中的综合增强功能,5.0版的编译增强功能的优势主要是在设计流程中的综合与布局布线阶段,而综合增强功能仅限于设计的综合阶段,在设计的布局布线中会产生交叉分区的边界优化。

除了编译增强功能,新的I/O引脚规划器简化了高密度和大引脚数量设计的引脚分配和确认过程。SoPC builder软件可以自动完成嵌入式系统构建和综合处理,为采用PCI、外部存储器接口(EMIF)和定制处理器接口的外部处理器提供简便接口,支持多处理器系统内的处理器间通信和资源安全共享。

此外,5.0版本降低了对物理存储器的占用,因此多数面向高密度Stratix II器件的设计能够在PC上进行,只占用2GB存储空间。它支持Windows XP\2000\NT、Red Hat Liunx7.3\8.0、Enterprise WS3.0、Solaris8\9以及HP-UX11.0等操作系统。此外,第三方综合工具如明导资讯的Precision 2005a、新思的DC-FPGA 2005.03以及Synplicity的Synplify 8.1等都能够使用5.0中的编译增强功能。

作者:黄莺