联电已突破关键的45纳米工艺障碍，生产出了单元尺寸小于0.25平方微米的SRAM芯片。联电计划明年试生产45纳米芯片。该公司表示，与其65纳米工艺相比，新式45纳米工艺的6晶体管SRAM单元尺寸缩小了50%，性能提高了30%.随着芯片设计师的注意力转向45纳米，他们将需要解决设计规范缩小30%的问题。他们还必须面对多种工艺变化，并磋商棘手的制造缺陷。定时、功率、信号完整性、漏电流、热梯度和可靠性问题也将继续存在。象台积电一样，联电也采用了193纳米沉浸光刻扫描仪。
联电表示，该芯片采用联电独立发展的逻辑制程，在12层重要层中使用复杂的浸润式微影术，并且结合超浅接点技术、迁移率提升技术以及超低介电值技术(k=2.5)。因为便携式电子产品对节省电源的需求日益提升，最低限度的电压供给功能对45纳米制程来说非常重要。除此之外，透过使用测试工具上内建的选择性电路，更可以将最低限度电压供给提升至最佳状态。联电的65纳米制程目前已有客户采用，45纳米制程的研发则于该公司在南科的12寸晶圆厂进行。迄今为止，已有数家厂商披露了各自的45纳米工艺的细节，包括英特尔、IBM、台积电和德州仪器等。台湾地区方面除联电外，台积电也表示45纳米工艺浸润式微影技术缺陷密度目前已达到零，最快下半年进入投产。日前特许半导体、IBM、三星电子(Samsung Electronics)与英飞凌(Infineon)更联合宣布，位于IBM纽约12寸晶圆厂制造的第一款45纳米工艺芯片已进入tape out，三星电子更表示同步在自家12寸厂导入45纳米工艺，准备提前迎接45纳米工艺时代的来临。而特许半导体受惠结盟效应，技术蓝图也大幅逼近台积电。
京公网安备 11011202001138号
